PATENT ABSTRACTS OF JAPAN

Cite No. 1

(11)Publication number:

10-013219

(43)Date of publication of application: 16.01.1998

(51)Int.CI.

H03L 7/081

H03K 5/14

(21)Application number : 08-167242

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22) Date of filing:


27.06.1996

(72)Inventor: ISHII SUSUMU

(54) CLOCK SIGNAL DEVIATION PREVENTION CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To falsely approximate the comparison characteristic to a linear shape and to shorten the synchronizing time by selecting the output of plural delay elements, connected in series to delay an external clock signal in response to a control signal. SOLUTION: A phase comparator 11 of a DLL(delay lock loop) circuit 14 compares the phases of external and internal clock signals 6 and 7 with each other. A control signal generation circuit 13 produces the control signals in accordance with the phase differences based on the comparison results 8-1 to 8-2, 9-1 to 9-2 and 10 of the comparator 11. Then plural delay elements 3 are connected in series to delay the external clock signal 6. A multiplexer 4 selects one of elements 3 in accordance with the control signal of the circuit 13. The circuit 13 increases or decreases the number of elements 3 which are changed at a time by a selection circuit, based on the advance/delay information and in accordance with the degree of deviation of clock signals and therefore. can shorten the deviation correction time.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出席公假會号

特開平10-13219

(45)公開日 平成10年(1986) 1 月16日

(51) Int.CL		M9424	广内整理游导	Pi			
HOSL	7/081		717122200-3	HOSL	7/08	ı	技術表示值所
HOSK	5/14			HOSK	-	•	

容型部準 京部港 苗京英の歌4 QL (全 12 頁)


(21)出職番号	特顯平3-1872位	人類出代力	0000060 ===============================		社		
(22)出版日	平成8年(1996)6月27日	東京都千代田区丸の内二丁目2					7
		(72) 受明者		-			
			東京都			二丁目 2 200 9	₹
		(74)代理人	弁慰士	岩田	茂明	(外2名)	
		·					
		l l					

(50 【発明の名称】 クロック信号のズレモ防止する国路

(57)【契約】

【課題】 外部クロック信号と内部クロック信号とのズレを存正する時間を短縮する。

【解決手段】 位相比較認において、外部クロック信号 6と内部クロック信号でとのズレの程度の追いによる情報も含むような比較結果8-1,8-2。9-1、9-2、10を生成する。マルチプレクサは、外部クロック 信号を提延させる退延承子の選択について、この比較結 早に応じた選延寿子の個数の変更を行う。



(2)

特限平10-13219

【特許請求の毎囲】

【助水栗1】 外部クロック信号を達成させるため値列 に接続された複数の選延素子と、

前記博数の選延素子の出力を制御信号に応じて遊れする ことにより、前記外部クロック信号が通過する選延素子 の個数を変える選択回路と

前配選択回路が選択した連延素子の出力から内部クロック信号を生成して内部回路に対し出力するクロックドライバと、

関記外部クロック電号と関記内部クロック恒号とも比較 10 し、開記外部クロック恒号と関記内部クロック信号との 強み送れの情報およびズレの程度に応じた比較枯果を出 力する比較器と

該記比較器の比較信息に応じて資配剤が信号を前配選択 回路へ掛力する網細信号発生回路とを備え、

回記制御信号発生回路は、回記選択回路が一度に変化させる返送累子の値数を、前記ズレの程度に応じて増減させることを特殊とする。クロック信号のズレを防止する同路。

【語水項2】 剪記比較器は、

明記内部クロック信号を連接させて連接置の異なる複数 の第1の連種クロック信号を生成する第1の連絡付加回 ほと

前記外部クロック信号を返延させて遷延費の果なる複数 の第名の選送タロック信号を生物する第2の選送付加回 既点

育記率1の連絡付加回路が出力した意記複数の第1の基 延クロック信号のそれぞれに対し南記外部クロック信号 が遅れているか否かを検出する貸1の約出回路と

前記第2の遅延付加回語が出力した前配複数の第2の差 30 位クロック信号のそれぞれに対し前記内部クロック信号 が遅れているか答かを検出する第2の輸出回路と、

前記第1 および第2の検出回路の検出株果から前記複数の第1の選及クロテク信号の中の前記外部クロック信号に対し選延量の近い信号または前記複数の第2の選及クロック信号の中の前記内部クロック信号に対し遅延置の近い信号を特定することにより前記比較結果を生成し出力する特定回路とを踏える。請求項1記載のクロック信号のズレを防止する回路。

【詰水項3】 | 前記複数の第1の選延クロック信号の選 40 延量は、特差級数的でなくその母が高次増加するよう重 み付けがなされ

前記博教の第2の選及クロック信号の選延量は、等差極 数的でなくその差が衝次増加するように重み付けされて いるととを特徴とする、脳水塔2記録のクロック信号の ズレを防止する回路。

【請求項4】 解記第1の検出回路は、前記複数の第1 の遅延クロック信号にそれぞれ対応して設けられ、前記 外部クロック信号に応答してそれぞれ対応する第1の遅 延クロック信号をデータとして限り込む複数の第1のフ リップフロップ回路を含み、

解記事2の検出回路は、前記複数の準2の選延クロック 使号にそれぞれ対応して設けられ、それぞれ対応する第 2の選延クロック体号に応答して前記内部クロック体号 をデータとして取り込む提数の第2のフリップフロップ 図路を含み。

前記判定回路は、

財配制数の第1のフリップフロップ回路の中で、データ として取り込む第1の連絡クロック信号の基础量が近接 する2つのフリップフロップ回路の出力の県向を判別す る少なくとも一つの第1の判別回路と、

前記接数の第2のフリップフロップ回路の中で、データ取り込みのタイミングを与える前配率2の選延クロックに同の基延量が近接する2つのフリップフロップ回路の出力の異局を判別する少なくとも一つの第2の判別回路と

商記博教の第1の連延クロック伝号の中の選延量が最も かさい第1の連延クロック信号をデータとして取り込む 第1のフリップフロップ回路の出力に対し、前記博教の 第2の選延クロック信号の中の選延重が最もかさい第2 の連延クロック信号をデータ取り込みのタイミングを与 える信号として用いる第2のフリップフロップ回路の出 力の異同を判別する第3の判別回路とを含むことを特徴 とする、請求項2または建水項3記載のクロック信号の ズレを防止する回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野)との発明は、複数のクロック 信号間で発生するクロック信号のズレを防止する国際に 関し、特に半導体集積回路装置におけるPLL(Phase Locked Loop:位相同期ループ)回路の一種であるディ レイロックループ(Delay Locked Loop)回路に関する ものである。

[0002]

るクロックドライバである。

【従来の校府】ディレイロックループ国路(以下、DL し回路という。)は、半導体チョブに内蔵され、半導体 チョブの内部と外部でクロック信号の位相を合わせる低 きをする回路である。この回路によって、具なるチョブ 聞においても、クロック信号に同期した助作を得られる。図8は、従来のDLし回路の構成を示すプロック回 である。図8において、1は外部クロック信号にといて クロック信号での立ち上がり信相を比較する位相比较 プロック信号での立ち上がり信相を比較する位相比较 ことは相比較の上がは相ととして出力するアップ を行きおよびダウン信号のの計数を行うアップダウンカ クンタ、3は直別に接続され外部クロック信号を支護 させるための複数の遅延素子、4は存転の運延素子3の 出力の選択を行う選択回路として例くマルチプレクサイ ちばマルチプレクサイで選択された運延素子3の出力か ち内部クロック信号で生成して内部回路に対し出力す

特別平10~13218

【9903】位相比較過1は、位相同期の基準となる外 部クロック信号8とクロックドライバ6から与えられる 内部クロック信号?の立ち上がり位相を比較して同期し ていない場合にアップ使号8またはダウン使号9のいず れかも出力する。アップダウンカクンタ2はアップ世号 8またはダウン信号9を受けてそれぞれカウントアップ またはカウントダウンする。遷延太子3は、外却クロッ ク信号6を運獲させる最小単位である。連延素子3は、 例えばインバータ目器を2段値列接続した回路で、入力 位号をある一定時間選延させてから出力する。この選延 10 素子3は少なくと62個以上直列接続され、それぞれの 接続点からは号録が引き出され、マルチブレクサ4に入 力される。 マルチブレクサ4は、 アップダウンカウンケ 2の出力に応じて、値列に独続された過延業子3の複数 の独貌点の中から1つだけ歴史する。チップ外部から僕 給される外部グロック保守8は、その接続点までの選を 杰子3を採由してクロックドライバ5へ供給される。マ ルチプレクサ4によって選択された銃杖点までの連延素 子3を経由してクロックドライバ5に入力されるので、 チップ内部に供給される内部クロック信号7の立ち上が 25 り位相の進み遅れば、延由する遅延素子3の個数に依存 しており、遅延素子3の個数を変化させることによって 変更することが可能である。クロックドライバらは、マ ルチプレクサ4から出力されるクロック信号をバッファ してチップ内部に供給する。

【0064】位組比較器1の機械の一例を図りに示す。 Dしし回路は、アナログPしし回路のように回波数を比 較する必要がないので、単純にフリップフロップ回路の みで構成可能である。フリップフロップ回路20のクロ ョク指子(T端子)には外部クロック信号6を入力し、 データ増子(D俗子)には内部クロック信号7を入力す る。外部クロック信号6に対し内部クロック信号7が遅 れている場合。外部クロック信号8がロー(Lo)レベ ルからハイ(Hi)レベルに立ち上がった時に内部クロ ック信号でがまだハイレベルに立ち上がっていないの で、フリッププロップ回路20はローレベルをラッチレ てQC鎬子にハイレベルを出力する。逆に、外部クロッ ク信号6に対し内部クロック信号7が進んでいる場合。 外部クロック信号8がローレベルからハイレベルに立ち 上がった時に内部クロック信号ではすでにハイレベルに 40 立ち上がっているので、ブリッグフロップ回路をりはハ イレベルをラッチしてQ鑵子にハイレベルを出方する。 【0005】外部クロック信号6と内部クロック信号7 の立ち上がり位相は、位祖比較器1により比較される。 図10は位相比較器1の位相比較特性を示すグラフであ る。図11において、微軸は外部クロック信号6と内部 クロック位号での位相差で、グラフのプラス領域は内部 クロック信号でが遅れていることを表し、マイナス領域 は内部クロック信号でが進んでいることを表している。 税輪は、位相比較器1の出力、すなわち一回の位相比較 50

で増減する連絡素子の数量である。このグラフからわか るように、外部クロック信号8に針し内部クロック信号 7が遅れているとき、比較優1はアップ世号8を出力す る。逆に、外部クロック情号8に対し内部クロック性等 了が進んでいるとき、位相比較四1はダウン保号9を出 力する。アップダクンカウンタ2はアップ住号8が入力 されると外部クロック住号6か経由している遅延数子3 を1個減らし、ダウン個号9が入力されると外部クロッ ク信号のが経由している連延素子3を1個地やす。 選延 景子3の絵連延時間を、外部クロック周期に比べて充分 大きくし、初期設定を行えば、外部クロック信号8に対 しし周期連れで内部クロック信号でと同期する。同期が る時間は、外部クロック周波数、遅延常子1個当たりの 選延時間などによって変化する。一般的には、連延素子 1個当なりの運送が大きい場合は小さい場合に比べて. 位相同期時間は短いが位相側差は大きくなる。 [0006]

【発明が放供しようとする課題】従来のクロック信号の ズレを防止する回路は以上のように構成されているの で、外部クロック信号をと内部クロック信号でのズレ (位祖差を含む。)の大きさは比較器1では判断してお あす。ズレの程度はアップダウンカウンタ2から出力さ れるアップ信号をおよびダウンに号9化反映されない。 比較器1は、アップダウンカウンタ2がクロック信号に 応答して助作するので、外部クロック信号をより内部ク ロック信号でが進んでいれば、そのズレの程度に関係な くダウン信号のが出力され、連れていれば、そのズレの 程度に関係なくアップ信号をか出力される。したがっ て、ズレが大きい場合、同期を配が長くなるという問題 がある。

【0067】またそのため、同期した後、ノイズなどにより開期が外れた場合、同期状態に復信するまでに時間がかかり、患差が大きくなってしまうという問題がある。

【0008】この発明は上記のような問題点を解消するためになされたもので、クロック位号のズレを防止する国路において、ズレの程度に応じて一度に変更する選及時間を変化させてやることにより、比較特性を疑似的に破形に近づけ、同期時間の短端を図ることを目的としており、跨源ノイズなどの外孔により同期が外れた場合でも、誤差の増大を抑え、迅速に再同期させることを目的とする。

[0000]

【課題を解決するための手段】第1の無明に係るクロック信号のズレを防止する回路は、外部クロック信号を選延させるため値列に採続された複数の連延素子と、前記複数の選延素子の出力を制御信号に応じて選択することにより、前記外部クロック信号が通過する選延素子の個数を変える選択回路と、前記選択回路が選択した遊送業

(4)

特闘平10-13219

子の出力から内部クロック信号を生成して内部部庭院に対 し出力するクロックドライバと、前記外部クロック信号 と前記内部クロック信号とも比較し、前記外部ケロック 位号と可配内部クロック信号との五み連れの情報および ズレの程度に応じた比較結果を出力する比較器と、前記 比較器の比較結果に応じて開記制御信号を前記選択回路 へ出力する制御信号発生回路とを構え、前記制御信号発 生回路は、前記選択回路が一度に変化させる選延索子の 個数を、前記ズレの程度に応じて始減させることを特徴

【0010】第8の発明に係るクロッグ信号のズレを防 止する困難は、第1の発明のクロック信号のズレを防止 ずる回路において、前記比較器は、前記内部クロック症 号を遊延させて追逐量の異なる複数の第1の連延クロッ ク信号を生成する第1の返逐付加回路と、前記外部クロ ック信号を選続させて選延量の異なる複数の第2の選送 クロック信号を生成する第2の選延付無回路と、資記章 1の遊び付加回路が出力した前記旋数の第1の返延クロ ック信号のそれぞれに対し関記外部クロック位号が遅れ ているか否かを統当する第1の検出回路と、前記第2の 29 遅延付加回路が出力した前記復数の第2の連延クロック 信号のそれぞれに対し策認内部クロック信号が遅れてい るか否かを検出する第2の検出回路と、前記第1および 第2の検出回路の検出結果から可能複数の第1の連絡ク ロック位号の中の前記外部クロック信号に対し返延量の 近い信号または前記複数の第2の遅延クロック信号の中 の研究内部クロック信号に対し連延量の近い信号を制定 することにより頭記比較結果を生成し出力する判定回路 とを備えて構成される。

【0011】第3の発明に係るクロック信号のズレを防 刃 止する回路は、第2の発明のクロック信号のズレを防止 する回路において、前記複数の第1の連延クロック位号 の過延費は、等差級数的でなくその差が漸次増加するよ う重み付けがなされ、黄記複数の第2の遅延クロック位 号の連延量は、等差級裁約でなくその差が衝攻地向する ように宣み付けされていることを特徴とする。

【りり】2】第4の発明に係るクロック信号のズレを防 止する回路は、第2または第3の発明のクロック信号の ズレモ防止する回路において、前記第1の検出回路は、 版けられ、前記外部クロック信号に応答してそれぞれ対 応する第1の遅延クロック信号をデータとして取り込む 雑数の第1のブリップフロップ回路を含み、閉記第2の 検出回路は、前記値数の第2の選延クロック信号にそれ それ対応して設けられ、それぞれ対応する第2の過程ク ロック信号に応答して前記内部クロック信号をデータと して取り込む複数の第2のブリップフロップ回路を含 み、預記判定回路は、前記複数の第1のフリップフロッ フ回路の中で、データとして取り込む第1の連延クロッ

の出方の質問を判別する少なくとも一つの貸1の判別同 路と、陳定復致の第2のブリップフロップ回路の中で、 データ取り込みのタイミングを与える前型第2の遷程ク ロック信号の直延電が拒接する2つのフリップフロップ 回路の出力の異同を拝削する少なくとも一つの第2の料 別顧路と、前記複数の第1の選続クロック信号の中の選 延量が最も小さい第1の遅延クロック信号をデータとし て取り込む第1のフリップフロップ回路の出力に対し、 前記複数の第2の遅延クロック信号の中の遅延量が最も 小さい第2の連続クロック信号をデータ取り込みのタイ ミングを与える信号として用いる第2のフリップフロッ プ国路の出力の異同を特別する第3の判別国路とを含む ことを特徴とする。

【発明の実施の形態】

[0013]

実態の影響1.以下、との発明の突縮の影響1によるク ロック信号のズレを防止する回路(DLL回路)につい て図1~図3を用いて説明する。ここでは、説明を簡単 にするために、外部クロック信号6と内部クロック信号 7は互いにそのデューティ比(1月期中のハイレベルの 間間の割合)が同じものであるとしてDLL回路につい て説明する。図1はこの発明の実施の形成1によるDL 上図路の構成を示すプロック図である。図1において、 14は『しし回路、11は外部クロック信号6と内部ク ロック信号?心位相を比較する位相比較器、13は位相 比較像11の比較結果8-1,8-2、9-1、9-2 および10に替づいて位相差に応じた副都信号を発生す る副副の号発生回路、3は外部クロックは号もを連続さ せるため直列に接続されるとともにそれぞれの技統点か ら信号機が引き出される複数の選起素子、4は前間信号 発生回路13が出力した調御虚母に応じて複数の返注業 子3の接続点の中から一つだけ選択する選択回路として 働くマルチプレクサ、5はマルチプレクサ4で選択され た遅延電子3の出力から内部クロック信号7を生成して チップ内部の内部回路に対し出力するクロックドライバ である。連延素子3は、外部クロック信号6を遊落させ る最小単位である。 制御信号発生回路 13は、位祖比較 器11の比較結果に応じて返过差子3を増減するため、 この増減する個数に関する制御信号をマルチプレクサ4 前記複数の第1の選延クロック信号化それぞれ対応して 40 に伝達する。例えば、料剤信号発生回路!3は、従来か ちあるエンコーダで倦怠できる。この副御位号発生四部 13が出力する調節に号は、アップダウンカウンタ2が 出力していたものと同じビット数の信号である。

【0014】図2は、位相比較器11の機成を示す回路 図である。この実施例では説明を簡単にするため、6個 のフリップフロップ回路を並列を戻した例を示す。 図2 において、15以内部クロック包号7を選起させて返延 量の異なる複数の第1の連絡クロック信号X1~X3を 生成する第1の基準付加面路、16は外部クロック信号 ク信号の選延室が近接する2つのフリップフロップ回勤 50 6を遅延させて遅延型の異なる複数の第2の選延クロッ

(5)

特開平10-13219

ク信号Y1~Y3を生成する第2の遵語付加回路。17 は第1の通話付加回器16が出力した複数の第1の選延 クロック位号XI~X3のそれぞれに対し外部クロック 信号Bが遅れているか否かを検出する第1の検出回路、 18は第2の連続付加回路18が出力した複数の第2の 連通クロック信号Y1~Y3のそれぞれに対し内部クロ ック信号7が通れているか否かを検出する第2の検出回 路、19は暦18よび第2の検出回路17、18の検出 **村果から外部ケロック信号のと内部クロック信号?の遊** み遅れの情報およびズレの程度を含む比較結果を出力す る特定回路である。

【9915】第1および第2の選延付加回路15、16 は、それぞれ3個プラの返延素子3で様成されている。 第1の遅延付別回路15において、3個の遅延第子3は 直列に接続され、内部クロック信号では一つ国の運営家 子3によって連絡されて第1の遅延クロック位号X1と なり、2番目までの2つの返延煮子3によって返延され て第1の連起クロック個号X2となり、全ての連延素子 3を経て第1の過程クロック信号X3となる。第2の選 延付加回器18において、3個の選場素子3は直列に挟 続され、外部グロック信号8は一つ目の選び意子3によ って遅延されて第2の遅延クロック信号Y1となり、2 香目までの2つの連延索子3によって過速されて第2の 連延クロック信号Y2となり、全ての遊延素子3を経て 第2の基础クロック個号Y3となる。

【0016】年1の検出同略17は、ブリップフロップ 回路21~23で構成されており、その性能は晒7に示 したブリップフロップ回路20と同様である。 1 季息の フリップフロップ回路21は、そのD結子に第1の選送 クロック信号X3が与えられ、そのT端子に外部クロッ ク信号8が与えられる。2番目のフリップフロップ回路 22は、そのD帽子に第1の混延クロック偏号X2が与 えられ、そのT端子に外部グロック信号6が与えられ る。3番目のフリップフロップ回路23は、そのD場子 に第1の遅延クロックは号X1が与えられ、そのて焼子 に外部クロック信号のが与えられる。

【0017】第2の検出画路18は、ブリップフロップ 回路24~28で様成されている。 4番目のフリップフ ロップ回路24は、そのT指子に第2の遅延クロックは 号Y 1 が与えられ、そのD機子に内部クロック信号7が 40 生回路 1 3 に対し出力する。この判定結果を受けて、制 与えられる。6番目のフリップフロップ回路25は、そ のT端子に第2の選延クロック信号Y2が与えられ、そ のDペ子に内部グロック信号7が与えられる。6番目の フリップフロップ回路26以、そのT端子に第2の遅延 クロック信号Y3が与えられ、そのD指子に内部クロッ ク信号?が与えられる。

【0018】判定回路19は、フリップフロップ回路2 1~26より一つ少ない5つの2入力AND回路31~ 35で機成されている。AND回路31は、その一方の 入力編子にフリップフロップ回路21のQC出力が与え 50

られ、その他方の入力増子にフリップフロップ回路22 のQ出力が与えられる。AND回路3 Sは、その一方の 入力槽子にフリップフロップ回路22のQC出力が与え 5れ、その色方の入力絶子にフリップフロップ回路23 のQ出力が与えられる。AND自路33は、その一方の 入力椅子にフリップフロップ国路23のQC出力が与え られ、その他方の入力差テにフリップフロップ回路2.4 のQ出力が与えられる。AND回路34は、その一方の 入力増子にフリップフロップ回路24のQC出力が与え られ、その色方の入力絶子にフリップコロップ回路25 のQ出力が与えられる。AND回路35は、その一方の 入方椅子にフリップフロップ回路25のQC出力が与え られ、その心方の入力端子にフリップフロップ回路26 の母出力が与えられる。

【0019】何えば、初期状態で、外部クロック信号6 に対し内部クロック信号でが退延電子3の2.5個分の 時間だけ遅れているとする。この場合の位相比較器!」 の各プリップフロップ回路21~26の出力状態を示し たものが多してある。

[0020].

【表】】

Y
1
ما
Lo
La
Lo
Нi

AND入力

【0021】フリップフロップ回路26のQC出力と フリップフロップ回路20のQ出力がともにハイレベル であるので、AND回路35の出力8-2のみハイレベ ルになる。 ずなわち、特定回路19は、内部クロック位 号7 は、外部クロック信号8に比べて返送量子3の選延 時間の2倍以上進んでいるという特定結果を制御信号発 個信号発生回路13は、連延素子3を2個分減らす信号 をマルチプレクサ4に伝達する。外部ケロック信号6が 経由する遅延素子3が2関係った後の比較器11の各フ リップフロップ回路の出力状態を表2に示す。

[0022] [表2]

(6)

【りり23】この状態では、外部クロック位号8に対し 内部クロック信号7が遅延素子3の0、5個分の時間だ け遅れている。フリップフロップ回路23のQC出力 と、プリッププロップ回路を4のQ出力がともにハイレ ベルであるので、AND回席33の出方10のみハイレ べんとなる。すなわち、判定回路は、内部クロック信号 7に対する外部クロック信号6の進み連れが連延素子3 --自分の選延時間以内に収まっており、位相同期が完了 20 したことを示す。しかしながら、依然として遅延条子 0. 5個分の次レは存在するが、運転部子1個の運転時 聞よりも小さいので、ズレをそれ以上値めることはでき ず、位相誤芸として現れる。この選送券子3一個分の選 延時間が、DLL回路の時間分解能といえる。とのよう に、一回の位相比較で外部クロック信号6と内部クロッ ク信号7の位祖国朝を行うととができる。

【0024】もし、AND回路31の出力9・2がハイ レベルならば、一度に、遅延素子3の2個分の遅延時間 を増やし、AND回路32の出力9-1がハイレベルな 30 ちば、遅延素子3の1個分の遅延時間を増やし、AND 直路33の出力10がハイレベルならば、遅延第子3の 発揮はせず、AND回路34の出力8 - 1 がハイレベル ならば、 選延索子3の1個分の選延時間を残らし、 AN D回路35の出力8・2がハイレベルならば、遅延衰子 3の2個分の通過時間を減らす。最終的にAND回路3 3の出力10. ずなわちロック (Tock) 信号がハイレベ ルになれば、位相同期が完了したことになる。これら、 AND回路31、32が第1の判別回路に届し、AND 図路34,35が第2の判別回路に属し、AND回路3 3が第3の判別図路に届する。

【9025】図3は、位組比較終11の位相比較特性を 示すグラフである。横端は外部クロック団号6と内部ク ロックは号子のズレの程度で、グラフの荷勢のプラス領 結ば内部クロック位号?が遅れていることを表し、マイ ナス領域は内部クロック信号7が進んでいることを表し ている。縦軸は、位相比較器11の出力、すなわち一回 の位相比較で増減する遅延累子の数量である。このグラ マからわかるように、外部クロック信号6に対し内部ク ロック信号でが透れていれば、そのズレの程度に応じた 50 3の8個分の透磁時間が付加されている。すなわち、第

特闘平10~13219

10

選基案子の偏数分だけ遅延時間を増やすアップ信号8を 出力し、外部クロックほ号に対し内部クロック信号7が 走んでいればそのズレの程度に応じた正述素子の個数分 だけ連延時間をあらすダウンは今9を出力する。その終 早、位相特性は解散的ではあるが、熱形なものになる。 図3から分かるように、従来のDもし図式では、ズレが 0の近傍にあるときでも0を越えるか越えないかによっ て返延来子の切換が行われていた。それに対し、この実 館の形態!によるDLL回路では、ズレが0の近傍では 10 通み遅れの調整のための連絡素子の衝散の変更が行われ ない。外部クロック位号Bと内部クロック位号?のズレ がない状態が最も頻繁に関れる状態であるため、りの近 僕で記述系子の個数の切換が行われないととは、ノイズ の原因や消費電力を抑制できるという効果がある。

【0026】上述の例では、説明を簡単にするため、6 個のブリップブロップ回路を使用した位相比較器11を 様成したので、1回の位領比較について選延素子3個分 のズレまでの判定しかできないが、使用するフリップフ ロップ国路の個数を増やせば、より広竜国のズレ斜定が 時時に行える。

【0027】実施の形態2. 図4は、この発明の実施の 形験2によるDLL回路に用いられる位相比較器の構成 を示す回路図である。完略の形態2によるDLL回路 は、図1に示した位相比較器11の構成が実施の形態1 によるDLL回路と具なるだけである。図4において、 3 8 は内部クロック信号でを遅延させて遅延量の異なる 複数の第1の連張クロック信号X4~X7を生成する針 1の運送付加回路、37は外部クロック伝号6を運送さ せて連延型の異なる複数の第2の連絡ケロック信号Y4 ~Y7を生成する第2の返送付加回路。38は準1の遅 延付加四路36が出力した複数の第1の基準クロック信 号X4~X7のそれぞれに対し内部クロック位号7が遅 れているか否かを検出する第1の検出回路、39は第2 の連絡付加回路37が出力した複数の第2の連続ケロッ ク信号と4~Y?のそれぞれに対し外部クロック信号6 が遅れているか否かを検出する第2の後出層部、40は 第1 および第2の検出回路38、39の検出結果から外 部クロック信号8と内部クロック信号での進み近れの情 銀およびズレの理度を含む比較結果を出力する特定回路 である.

【りり28】図4からわかるように、複数の第1の連延 クロック信号X4~X7の造送量が、写差級数的でなく その差が衝次増加するよう重み付けがなされている。第 1の趣味クロック信号X4は、内部クロック信号でに対 し返延呆子3の1個分の返延時間が付加されており、同 機に第1の遅延クロック信号X5は遅延素子3の2倍分 の連្អ時間が付加されており、間様に第1の連続クロッ ク信号X6は返送量子3の4個分の返送時間が付加され ており、同様に第1の遅延クロック個号X7は遅延念子 (7)

特男平10-13219

17

1の基準クロック個号X4~X7の開放するもの同士の 選延時間の選は、選延素子3の1個分、2個分、4個分 と第次増加している。複数の第2の匹延クロック信号Y 4~Y7の連延重が、守邑条款的でなくその差が強火増 加するように重み付けされていることも関標である。 【0029】第1の検出回路38は、フリップフロップ 回路41~44で様式されており、その性能は図?に示 したフリップフロップ国路20と同様である。 し 番目の フリップフロップ回路41は、そのB柚子に第1の差極

クロック使号X?が与えられ、その丁鑵子に外部クロッ 10 ク信号6が与えられる。 2番目のフリップフロップ回路 42は、そのD億子に第1の連延クロック信号X6が与 えられ、その丁楠子に外部クロック信号6が与えられ る。3番目のフリップフロップ回路43は、そのD絶子 に第1の選延クロック信号X5が与えられ、その丁嶋子 に外部クロック指导6が与えられる。 4番目のフリップ フロップ回路44は、そのD端子に第1の遅延クロック 信号X4が与えられ、その丁始子に外部クロック信号6 が与えられる。

【0030】第2の検出回路39は、フリップフロップ 20 国路45~48で機成されている。5番目のフリップフ ロップ回路45以、そのD稿子に内部クロック信号7が 与えられ、そのT端子に第2の過程クロックに何Y4が 与えられる。 6番目のフリップフロップ回路46は、そ のD端子に内部クロック信号7か与えられ、そのT鑷子 に第2の連延クロック信号Y5が与えられる。7番目の フリップフロップ回路47は、そのD端子に内部クロッ ク信号でが与えられ、その「絶子に第2の連径クロック 位号Y6が与えられる。8番目のフリップフロップ回路 4.8は、そのD橋子に内部クロック信号7が与えられ、 そのT蛤子に第2の選延クロックは写Y7が与えられ

【9931】斜定回路40は、フリップフロップ回路4 1~48より一つ少ない7つの2入力AND回路61~ 5?で惨敗されている。AND回路5!は、その一方の 入力端子にフリップフロップ回路41のQC出力が与え ろれ、その他方の入力迫手にフリップフロップ回路42 のQ出力が与えられる。AND回路52は、その一方の 入方権子にフリップフロップ回路42のQC出力が与え られ、その値方の入力絶子にフリップフロップ回路49 40 出力する。 のQ出力が与えられる。AND回路53は、その一方の 入力機子にフリップフロップ回路43のQC出力が与え **られ、その他方の入力増予にフリップフロップ回路4.4** のQ出力が与えられる。AND回路54は、その一方の 入力権子にフリップフロップ回路4.4のQC出力が与え られ、その他方の入力絶子にフリップフロップ回路4.5 のQ出力が与えられる。AND回路55は、その一方の 入力機子にフリップフロップ回路46のQC出力が与え **られ、その他方の入力場子にフリップフロップ回路4.6** のQ出力が与えられる。AND回路58は、その一方の 50

入力権子にフリップフロップ回路 4.8のQC出力か与え ちれ、その他方の入力場子にフリップフロップ回路4.7 のQ出力が与えられる。AND回路5 7は、その一方の 入力接子にフリップフロップ回路47のQC出力が与え られ、その他方の入力場子にフリップフロップ回路48 のQ出力が与えられる。AND回路51~52は第1の 神洞国語に関し、AND国路54は第3の村8回路に開 し、AND回路55~57は第2の判別回路に関する。 【9032】何えば、初期伏蔵で、外部クロック信号6 に対し内部クロックは号?が退延至于3の7、5個分の 時間だけ遅れているとする。この場合の位相比較優!! のメフリップフロップ回路41~48の出力状態を示し たものが衰りである。

100331

[表3]

	Q	QC		Y
41	Lg		51	Lo
42	روه)	AI)	52	Lo
48	1-9	(i)	53	Lo
44	1.9	4.)	54	Lo
45	Log		55	Lo
46	Log		58	LB
47	Log	(ii)	57	н
48	HJ	Lo		ب

【0034】オリップフロップ回路47のQC出方と、 フリップフロップ回路48のQ出力がともにハイレベル であるので、AND国路57の出力8-3のみハイレベ ルとなる。 ずなわち、利定回路4.0は、外部クロック色 号6に対し内部クロック信号7が選延素子3の遅延時間 4 個分別上連れていることを示す物定能息を出力する。 この判定結果を受けて、制御信号発生回路13は、退退 養子3を4個分減ちずという位号をマルチプレクサ4へ

【9935】次の位相比較の時には外部クロック信号6 に対し内部クロック信号7が混延索子3の3.5個分の 時間だけ遅れている。この場合の位相比較器11の各フ リップフロップ回路41~48の出方状態を示したもの が表4である。

[0036]

【表4】

Q C Ήi 8.3 H 57

【り037】フリップフロップ回路46のQC出力と、 フリップフロップ国路47のQ出力がともにハイレベル であるので、AND回路58の出力8-2のみハイレベ ルとなる。すなわち、利定回路40は、外部クロック値 20 号6亿計し内部クロック信号7が遅延累予3の連延時間 2個分以上4個分以下の遅れを有していることを示す利 定結果を出力する。この判定結果を受けて、制御信号を 生国路13は、連盟素子3の2個分の道廷時間を築らす という位号をマルチプレクサ4へ出力する。

【0038】次の位相比較の時には外部クロック信号6 に対し内部クロック位号7が選延素子3の1.5個分の 時間だけ連れている。この場合の位組比較器!1の各つ リップフロップ回路41~48の出力状態を示したもの が表らである。

[0039]

【表5】

	Q	Q C	Z	Y
41	Lg	₹)	51	Lo
4 2	(19	(F)	52	Lo
48	Lo	(iii	53	Lo
44	Log		54	Lo
46	Lo	41)	55	Ħi
48	Hy	(1)	56	Lo
47	H	10)	57	Lo
48	111	10		

【0040】フリップフロップ回路45のQC出方と、 フリップフロップ回路46のQ出力がともにハイレベル 50 回路65の出力8・1がハイレベルならば、遅延素子3

(8)

特朗平10-1321**9**

14

であるので、AND回路55の出力8-1のみハイレベ ルとなる。すなわち、特定回路40は、外部クロックほ 号のに対し内部クロック哲学7が連編素子1個分以上2 個分以内の遅れを有していることを示す料定結果を出力 ずる。異理素子1個分減らすという信号を制御信号発生 国路13に入力する。

【9941】次の位相比較の時には外部クロック信号6 に対し内部クロック団号?が遅延差子3の0、5個分の 時間だけ遅れている。この場合の位組比較器 1 1 の各フ 19 リップフロップ回路41~48の出力状態を示したもの

が表らである。 [0042] [表6]

	q	QC		y
41	L ₀		51	Lo
4 2	Log	HI.	52	70
43	Log		53	Lo
44	Log		54	Ħί
45	Hì	Lo	55	Lo
48	Hi	(19)	56	Lo
47	T.	10	57	Lo
48	Hi	L.		

【りり43】スリップフロップ国語44のQC出力と、 フリップフロップ回路45のQ出力がともにハイレベル であるので、AND回路54の出力10、すなわちロッ ク信号のみハイレベルとなる。すなわち、利定回路40 は、外部プロック個号6に対し内部クロック個号7が選 色素チ3の1個分末端の進み遅れしか有していないこと を示す判定結果を出力する。この判定結果を受けて、制 御信号発生回路13は、その出力を変更せず、位相同期 が完了したことになる。このように、7、5個分のズレ では4段階の位相比較で位祖司朝が完了する。従来では 40 7、5個分のボレでは7段階の位相比較を行わなければ ならないのに対し、この実籍の形態2によるDi.L回路 では位相同等時間の短縮を図ることができる。

【0044】もし、AND図路51の出力9・3がハイ レベルならば、一度に、遅延煮子3の4個分の遅延時間 を増予し、AND回路58の出力9・8がハイレベルな ちば、選延禁于3の2個分の遅延時間を増やし、AND 回路53の出力9・1がハイレベルならば、遅越素子3 の1個分の遅延時間を増やし、AND回路54の出力1 Oがハイレベルならば、連連時間の境跡はせず、AND

(9)

特関平10-13219

の1個分の過基時間を減らし、AND回路56の出力8 ・2がハイレベルならば、透过電子3の2個分の透延時 固を減らし、AND回路57の出力8・3がハイレベル ならは、通磁素子3の4個分の速延時間を減らす。最終 的にAND回路54の出力10がハイレベルになれば、 位相同期が完了したことになる。

15

【0045】比較器の位相比較特性を示すグラフを図7に示す。構造は外部クロック信号6と内部クロック信号7のズレの程度で、グラフの機時のプラス領域は内部クロック信号7が進んでいることを表している。縦動は、位相比較置11の出力、すなわち一回の位相比較で増減する退極素子の数単である。このグラフからわかるように、外部クロック信号6に対し内部クロック信号8を出力し、外部クロック信号8に対し内部クロック信号7が進んでいればそのズレの程度に応じて選延素子を増やすアップ信号8を出力し、外部クロック信号7が進んでいればそのズレの程度に応じて遅延素子を減らすダウン信号9を出力する。

【0046】実施の形態1によるDil回路では、フリップフロッフ回路21~26に接続する遅延豪子3の遅延時間の1個分ずつで変えていたが、実施の形態2のDil回路のように基理素子3の遅延時間の1個分、2個分、4個分、8個分というように重み付けして変えると、実施の形態1のDil回路と同じく遅延時間に応じた比較結果を出力することができ、更に、同じズレ利定凝囲の場合、使用するフリップフロップ回路の個股を実为すことができる。但し、実施の形態2によるDil回路の場合は1回の位相比較では同期できず、数回の位相比較を行い、段階的に位相同期を行うことになる。

【0047】実施の形態3.以上の実施の形態1、2に 元よるDLL回路を機成するトランジスタのゲート長、ゲート情などの各トランジスタサイズは、特に制限されるものではないが、SOG (Sea Of Gates: ゲート飲き詰め型ゲートアレイ)のような、同じサイズのトランジスタが規則的に配列されているチェブ上にも実現することができる。

【0048】図6はこの発明の実施の形態3によるDL L回路の構成を示す平面図である。図8において、60 はSOGの手準体チップ、81は半導体チップ60の内 部トランジスタ領域、148~14は2の部トランジスタ領域、148~14は2の を領域80の四隅に移域されたDLし回路、82は2内部トランジスタ領域60の一部の領域。83は半導体チップ80上の内部トランジスタ領域60の局間に配置された人が出力バッファ領域。84は半等体チップ60上の入が出力バッファ領域63の周囲に配置されたバット 領域、65は内部トランジスタ領域61に設けられたトランジスタゲートである。内部トランジスタ領域61 は、全体にわたり一部の領域62と同じように、ゲート 長、ゲート幅が同じトランジスタが短期正しく間別されている。 でいる。

【0049】アナログPしし回路においてはノイズ対談などの理由から、アナログ回路部分とディジタル回路部分との理由から、アナログ回路部分とディジタル回路部分との理論を使用していないので、SOGのような、チップの内部領域に同じサイズのトランジスタが規則正しく配列されている半導体チップ60上に衰弱することができる。この場合、図6のように、チップ60上の任意の位置に任意の個数だけ、完略の必須184とび/または支充の形態2による01.1回路14を配置することが可能である。

16

【0050】DLL自転14を複数倒接触せるととによ る効果として、外部クロックの位相に合わせる内部クロ ックの場所が増えるので、チップ内部全体のクロックス キューをより小さく抑えるととが可能となる。図?は、 一つの半導体チップ上に複数のDLL回路を設けたとき のDLL回路とクロックバッファとの関係を示す概念図 である。図7において、70は外部クロック信号CLK を受けて内部に分配するメインクロックバッファ、71 ~74はメインクロックバッファ70から受けたクロッ - ク信号をバッファするサブクロックバッファ、BLa~ 814はそれぞわサブクロックバッファ71~74から クロック信号の供給を受ける内部トランジスタ領域61 に設けられた部分回路である。このように各サプクロッ クパッファフト~74の出力をそれぞれDLL回路14 4~14dを介して部分回路618~81dに分配する ことにより、サブクロックバッフォ71~74の負責の 注い化よるクロックスキューの違いを低減できる。

[0052]

【発明の効果】以上のように請求項122歳のクロックは 号のズレを防止する国語によれば、比較器で外部クロッ ク間号と内部クロック信号の比較を行ったときの比較結 果の中に直み遅れの情報およびズレの程度が含んでおり、調節信号発生国語は、前記選択国際が一度に変化させる選逐業子の倒数を、進み遅れの情報なよびズレの程度に応じて増減させるので、進み遅れの情報のみに応じ (TD)

特周平10-13219

17

て連城素子を増減させる場合に比べて、ズレを移正する まての時間を短端することができるという効果がある。 【0053】軸球項2記載の発明のクロック個号のズレを防止する回覧によれば、単1および第2の運転付加回域によりそれぞれ内部クロック個号をおよび外部クロック個号を基础させて選試量の異なる複数の第1および第2の運転クロック個号を生成し、それぞれ第1および第2の機能回路で複数の第1および第2の遅延クロック個号のそれぞれに対し外部クロック個号をよび内部クロック個号ので、内部クロック個号と外部クロック個号のデューティ比が異なっていてもそれらの個号のズレを比較するにとができ、汎用性のあるクロック信号のズレを防止する回路が得られるという効果がある。

回動かられることで効果がある。
【 0 0 5 4 】 頭求項 3 記載の発明のクロック信号のズレを防止する回路によれば、 複数の第1 および第2 の連延 クロック信号の運延量に重み付けがなされているので、回路模模を小さくすることがであるという効果がある。
【 0 0 5 5 】 論求項 4 記載の発明のクロック信号のズレを防止する回路によれば、 第3 の報別回路により、 複数 の第1 の達延クロック信号の中の基延量が最も小さい第1 のアルップフロック信号の中のと近距がり込む第1 のフリップフロック信号の中の基近型が極も小さい第2 の選延 クロック信号の中の基近置が極も小さい第2 の選延 クロック信号の中の基近置が極も小さい第2 の選延 クロック信号をデータ取り込みのタイシングを与える信号として用いる第2 のフリップフロップ回路の出力とを比較し、その異同を判別するので、外部クロック信号との間で透理がほとんどない場合に、 透延条子の 個数を変化させる回数を抑制することができるという強*

*果がある。 【図画の簡単な説明】

【図1】 この時期の実地の形態1によるD1.1.回路の 様式を示すプロック図である。

18

【図2】 図りに示した位相比較器の様成を示す回路図 である。

【図3】 図2に示した位相比較四の位相比較特性を示すグラフである。

【図4】 この発明の実施の形態2による位相比較時の の 構成を示す回路図である。

【図5】 図4 化示した位相比較器の位相比較特性を示すグラフである。

【図6】 この発明の支軽の形態3によるDLL回路の 機域を示す平面図である。

【図7】 図6のDLL面路の使用形態を示す観念図である。

【盛8】 後来のD.L.回路の構成を示すプロック図である。


【図9】 従来のDLL回路に用いられる位相比較圏の 棒収を示す回路図である。

【図10】 征来のDLL回路の位相比較特性を示すグラフである。


【符号の説明】

3 連延素子、4 マルチプレクサ、5 クロックドライバ、11 位組比較器、13 制御信号発生回路、14、148~14d ディレイロックループ回路、15、36 第1の遅延付加回路、16、37 第2の基近付加回路、17、38 第1の検出回路、18、39 第2の検出回路、19、40 利定回路。

[021]



[**23**2]



[图9]

